文章来源：由「百度新聞」平台非商業用途取用"https://baijiahao.baidu.com/s?id=1675525112983252078&wfr=spider&for=pc"

EDA365網發布時間：08-2014:34設計不良的印刷電路板或PCB將永遠無法滿足商業生產所需的質量。判斷PCB設計質量的能力非常重要。需要進行PCB設計的經驗和知識來進行完整的設計審查。但是，有幾種方法可以快速判斷PCB設計的質量。示意圖可能足以說明有關給定功能的組件及其連接方式。但是，由示意圖提供的有關給定操作的組件實際放置和連接的信息非常有限。這意味著，即使通過精心實現完整工作原理圖的所有組件連接來設計PCB，也有可能最終產品無法按預期工作。要快速檢查PCB設計的質量，請考慮以下事項：1. PCB走線PCB的可見跡線被阻焊劑覆蓋，有助于保護銅跡線免于短路和氧化。可以使用不同的顏色，但是最常用的顏色是綠色。注意，由于阻焊膜的白色，很難看到痕跡。在許多情況下，我們只能看到頂層和底層。當PCB具有兩層以上時，內部層不可見。但是，僅查看外部層就很容易判斷設計的質量。在設計評審過程中，檢查跡線以確認沒有銳利的彎曲，并且它們都沿直線延伸。應避免急劇彎曲，因為某些高頻或高功率走線可能會引起麻煩。完全避免使用它們，因為它們是設計質量差的最終信號。2.去耦電容器為了濾除可能對芯片造成負面影響的任何高頻噪聲，去耦電容器的位置非常靠近電源引腳。通常，如果芯片包含一個以上的漏極到漏極（VDD）引腳，則每個這樣的引腳都需要一個去耦電容器，有時甚至需要更多。去耦電容器應設置在非常靠近要去耦的引腳的位置。如果不將其靠近引腳，則去耦電容的效果將大大降低。如果去耦電容器沒有放置在大多數微芯片上的引腳旁邊，那么這又表明PCB設計不正確。3. PCB走線長度均衡為了使多個信號具有精確的定時關系，必須在設計中匹配PCB走線長度。跡線長度匹配可確保所有信號以相同的延遲到達目的地，并有助于保持信號沿之間的關系。需要訪問原理圖才能知道任何一組信號線是否需要精確的時序關系。可以跟蹤這些跡線，以檢查是否已應用了任何跡線長度均衡（否則稱為延遲線）。大多數情況下，這些延遲線看起來像彎曲的線。值得注意的是，額外的延遲是由信號路徑中的過孔引起的。如果無法避免過孔，那么重要的是要確保所有跡線組具有相等數量的具有精確時序關系的過孔。或者，可以通過使用延遲線來補償由通孔引起的延遲。4.元件放置盡管電感器具有產生磁場的能力，但工程師應確保在電路中使用電感器時，彼此之間不要靠近放置。如果電感器彼此靠近放置，尤其是首尾相連，則會在電感器之間產生有害的耦合。由于感應器產生的磁場，會在大型金屬物體中感應出電流。因此，必須將它們放置在與金屬物體相距一定距離的位置，否則可能會導致電感值的變化。通過將電感器彼此垂直放置，即使將電感器靠近放置在一起，也可以減少不必要的互耦。如果PCB具有功率電阻器或任何其他發熱組件，則需要考慮熱量對其他組件的影響。例如，如果電路中使用溫度補償電容器或恒溫器，則不應將其放置在功率電阻器或任何發熱的組件附近。PCB上必須有一個專用區域，用于板載開關穩壓器及其相關組件。該部分必須設置得與處理小信號的部分盡可能遠。如果直接將交流電源連接到PCB，則PCB上的交流側必須有單獨的部分。如果不按上述建議將部件分開，則PCB設計的質量就會出現問題。5.走線寬度工程師應格外小心，以適當確定攜帶大電流的走線的尺寸。如果攜帶快速變化的信號或數字信號的走線與攜帶小的模擬信號的走線平行運行，則可能會產生噪聲拾取問題。連接到電感器的走線具有充當天線的能力，并且可能導致有害的射頻發射。為避免這種情況，這些痕跡不應更寬。6.地面和地平面如果PCB具有數字和模擬兩個部分，并且必須僅在一個公共點（通常是負極電源端子）處連接，則接地層必須分開。這可以幫助避免由接地電流尖峰引起的數字部分對模擬部分的不利影響。子電路的接地回路跡線（如果PCB只有兩層）需要分開，然后必須在負電源端子處連接。強烈建議對于中等復雜的PCB至少要有四層板，電源和接地層需要兩個內部層。結論對于工程師而言，在PCB設計中擁有足夠的專業知識來判斷一種或一種員工設計的質量非常重要。但是，沒有專業知識的工程師可以查看上述方法。在過渡到原型制作之前，尤其是在設計啟動產品時，始終讓專家檢查PCB設計的質量總是一個好主意。舉報反饋

關鍵字標籤：超耐高溫離型膜